アカウント名:
パスワード:
あんな微細な石はバラツキが大きくて当たり前。 シリコン業界としては、もともとP4クラスの石に対する ベンチマークなんて無意味と考えているほど。
マスク成膜時のプラズマのたて方、CDVでのガス注入量、マスク一枚全体が均一にはならないし。 どんなプロセッサでもそうだけど、プロセス条件振りが厳しければ厳しいほど、バラツキは大きくなるよ。 外部からクロックが入力され、FFで叩かれるまでのセル遅延は、プロセスが微細になるほど、 石に積み込まれるセル数が多くなるわけだから、当然、それだけ遅延量も増すからね。 遅延時間が長くなれば、当然、処理速度にも影響する。セルの性能はプロセス条件次第。
＃ ハズレの石を買っちゃった場合は、泣いて諦めなさい。（ｗ
純粋に疑問に思ったのですが、、、
ばらつきが出るのは理解できます。 しかし、そのばらつきを元に「この周波数での動作は大丈夫」 ということで販売時のクロック周波数が決まるのでは ないのでしょうか？
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
計算機科学者とは、壊れていないものを修理する人々のことである
30～60%の違いはしょーがないのでは? (スコア:1, 興味深い)
ベンチマークの結果もバラツキが多いし...
ハードウェア割込みに弱いし...
動画のエンコードだけは速い。それだけは認める。
Re:30～60%の違いはしょーがないのでは? (スコア:1, すばらしい洞察)
ＣＰＵ速度が求められる３ＤＣＧレンダリングにしたって、ベンチマークに使うような簡単なオブジェクトだと圧倒的に早いけど、設定いかんで（ラジオシティをＯＮにするとか）Athlonの方が早かったりする。
Ｐ４がそもそも遅かったり早かったりするんだから、『こういう条件にすれば～』なんてツッコミは激しく無意味というのに同感。
プロセスの問題 (スコア:1, 興味深い)
５σあたりの条件でターゲットを絞ってプロットしても、 プロセス条件のベストポイントを定めにくい。
あんな微細な石はバラツキが大きくて当たり前。
シリコン業界としては、もともとP4クラスの石に対する ベンチマークなんて無意味と考えているほど。
Re:プロセスの問題 (スコア:0)
クロック以外に？
Re:プロセスの問題 (スコア:1, すばらしい洞察)
生産工場では、マスク生成→パッケージング後、LSIテスタ等で 不良品をRejectするのが常。
＃どんなに歩留まりに優れるラインでも、100ppmは発生するんじゃない？
マスク成膜時のプラズマのたて方、CDVでのガス注入量、マスク一枚全体が均一にはならないし。
どんなプロセッサでもそうだけど、プロセス条件振りが厳しければ厳しいほど、バラツキは大きくなるよ。
外部からクロックが入力され、FFで叩かれるまでのセル遅延は、プロセスが微細になるほど、
石に積み込まれるセル数が多くなるわけだから、当然、それだけ遅延量も増すからね。
遅延時間が長くなれば、当然、処理速度にも影響する。セルの性能はプロセス条件次第。
＃ ハズレの石を買っちゃった場合は、泣いて諦めなさい。（ｗ
Re:プロセスの問題 (スコア:1)
なんか、説明の一部で、結果と原因を取り違えているのか、結果から
原因を説明しようとしたが、うまく読めないような説明になってる気が
します(汗)。
>プロセス条件振りが厳しければ厳しいほど、バラツキは大きくなるよ。
・・・って、一体何のことを「プロセス条件振り」って言ってるのでしょうか？
製造側として見れば、ある一定の基準を満たす製品が常に均一に近い条件で
作れた方が圧倒的に楽なわけで、製造時にどうしても条件が偏ってしまう事
以外に、人為的に条件をばらつかせることなんてないと思うのですけど。
＃ばらつきをどこまで許容するか、って事を判定するのに、試験的に
＃製品のサンプル作成時に製造水準をばらつかせての評価なら、
＃当然やるけど、そんなものは絶対に社外には出せませんしねぇ。
それとも、「プロセスの条件が厳しい」=「製造時に条件がばらつきやすい」
ってことをいいたいのでしょうか？
ミクロンルールの微細化がばらつきの影響をどんどん大きくしている、
ってのはあるので、それならわかるのですが・・・。
>外部からクロックが入力され、FFで叩かれるまでのセル遅延は、
>プロセスが微細になるほど、石に積み込まれるセル数が多くなるわけだから、
>当然、それだけ遅延量も増すからね。
ここの一文、なにが言いたいのか、よく分からないんですけど・・・。
プロセスルールの微細化とchipの回路は結局たいして関係なくて、
この程度のことは回路の工夫次第でどうとでもなるので、一般化しては、
絶対言えない命題なんですけど、なんで断言しちゃえるんでしょう？
＃同じ回路で、とか、限定された条件ではあり得るけどねぇ。
論路段数の長い、ミクロンルールの大きな設計と、論理段数の短い、
ミクロンルールが小さい設計では、どっちが遅延が小さいかって言うと、
絶対的にミクロンルールの小さい設計の方が早く、論理段数の関係が
逆転すれば、双方の遅延の関係は逆転することもありえますし。
＃chipに搭載されているセル数が多くなったからといって、それを全部
＃使用しなきゃならない、って制限なんてないんだし。
>遅延時間が長くなれば、当然、処理速度にも影響する。
>セルの性能はプロセス条件次第。
これはその通り。
>＃ ハズレの石を買っちゃった場合は、泣いて諦めなさい。
これもよくわからん・・・(汗)。
「ハズレ」というのがなにを指すのか明確じゃないので、あくまでわたしの
推測ですけど、製品として保証された周波数で動かないなら、それは
不良品なので交換を申し込むことができるはずです。
＃ただし、あくまで製品として保証があれば、の話だけど。
＃保証無しで買っておいて交換を要求するってのはナシですよ。
まぁ、他の部分で足を引っ張ってることもあるので、本当にその製品が
不良品であるかは、ちと検証は難しいですけどね。
でも、処理速度がどうの、って部分は、保証はないかもしんない(汗)。
＃そんな複雑な部分の性能保証は、ほとんどの製品ではできないでしょうし。
オーバークロックがどうの、っていうことなら、それは無保証なので
自己責任でやってくださいね。
---- redbrick
Re:プロセスの問題 (スコア:0)
アイスのあたり付きだって、ハズレのアイスとアタリのアイスは
違いが無いでしょう。
だからハズレと言っても間違ってませんよ。
Re:プロセスの問題 (スコア:0)
純粋に疑問に思ったのですが、、、
ばらつきが出るのは理解できます。 しかし、そのばらつきを元に「この周波数での動作は大丈夫」 ということで販売時のクロック周波数が決まるのでは ないのでしょうか？
Re:プロセスの問題 (スコア:0)
もしくは製造のベンチマークと性能のベンチマーク。
乱暴ですが、単純化するためにプロセスの問題を遅延時間だけとしてみます。
この場合、非同期プロセッサだと遅延時間は性能に影響しますが、同期プロセッサの場合には不良率に影響します。
Ｐ４って非同期プロセッサでしたっけ？
#あんな動作周波数では、非同期的
Re:プロセスの問題 (スコア:0)
最大動作周波数が保証され、尚且つオーバークロッカーのことを考慮してか知らないが、それなりにマージンは取ってあるほずだろうけど、最大動作周波数が保証されている設計
Re:プロセスの問題 (スコア:0)
本来はおなじマスクなのに、「ハズレ=表記クロック（とテストベクター）を満たさない不良品」ってことのはずなのに「ハズレ=表記クロックで動くのに所定の性能が出ない」っていってるんだからおかしくなってるんでしょ？
そ・れ・と・も、Ｐ４とかの設計って自身のダイ上で温度検知をし